『余承东：华为已量产381款韬芯片，向时间要性能』

在今年5月的2026国际电路与系统研讨会上，华为公司董事、半导体业务部总裁何庭波提出了半导体全新演进路径——“韬定律”。近日，华为常务董事、产品投资评审委员会主任、终端BG董事长余承东发布视频，透露华为已在手机、AI、通用计算、网络、智能汽车等多个领域成功设计并量产了381款τ芯片。

余承东表示，过去芯片性能提升主要依赖于不断缩小的晶体管。但随着晶体管尺寸接近物理极限，性能提升变得越来越困难。因此，华为改变了思路，开始从时间角度寻求突破。在芯片完成一项任务的过程中，时间不仅用于计算，还用于数据传输和等待。韬定律的核心在于让数据少绕路、让计算不用等，从而用更少的时间完成更多任务。

华为提出以“时间(τ)缩微”替代“几何缩微”作为半导体与电子系统演进的新指导原则。通过逻辑折叠等创新技术，持续压缩信号传播时延，不断提升晶体管密度，实现半导体与电子系统的持续进步。具体来说，华为构建了一个多层级协同优化体系，旨在系统性降低时间常数τ，推动各层级性能、能效及晶体管密度的提升。

在器件层面，华为通过优化晶体管和互连电阻及寄生电容，最大限度地减少了器件级时间常数τ；在电路层面，采用逻辑折叠技术突破传统平面布局的限制，缩短关键路径的走线长度，减少信号传播的电阻和电容负载，显著提高晶体管密度和电路性能；在芯片层面，通过全栈软硬芯协同设计，基于实际工作负载实现指令流和数据流的细粒度控制，提高系统级并行度和效率，大幅降低端到端执行时间；在系统层面，定义了灵衢总线，重构计算系统互联协议，实现超节点的统一内存编址和原生内存语义，进一步降低系统通信时延。

预计到2031年，基于韬定律的高端芯片晶体管密度将达到1.4纳米制程的同等水平。